Ⅰ、考查目標
1.考查考生對數(shù)字電路的基本概念和基本定理的理解程度；
2.考查考生應用數(shù)字電路的基本原理和方法對組合邏輯電路、時序邏輯電路進行分析和設計的能力；
3.考查考生對脈沖電路、A/D、D/A轉(zhuǎn)換器工作原理的了解和對可編程邏輯器件的應用程度。
Ⅱ、考試形式和試卷結(jié)構(gòu)
一、試卷滿分及考試時間
本試卷滿分為150分，考試時間為180分鐘
二、答題方式
答題方式為閉卷、筆試
三、試卷內(nèi)容結(jié)構(gòu)
基礎(chǔ)知識50分
電路分析和設計100分
四、試卷題型結(jié)構(gòu)
單項選擇題30分（10小題，每小題3分）
填空題10分（5個空，每空2分）
綜合應用題110分
五、參考書：《數(shù)字電子技術(shù)基礎(chǔ)》閻石，第四版，高等教育出版社
Ⅲ、考查范圍
第一章邏輯代數(shù)基礎(chǔ)
1、數(shù)制和碼制、各碼制之間的換算
2、邏輯代數(shù)中的基本運算和復合運算關(guān)系
3、邏輯代數(shù)中的基本公式和常用公式和三個基本定理
4、邏輯函數(shù)及其表示方法
5、邏輯函數(shù)的兩種標準形式
6、邏輯函數(shù)的公式化簡法
7、邏輯函數(shù)的卡諾圖化簡法
第二章門電路
1、TTL門電路
2、TTL反相器的電路結(jié)構(gòu)和工作原理
3、TTL反相器的靜態(tài)輸入特性和輸出特性
4、TTL門電路輸入端的的動態(tài)特性
5、其他類型的TTL門電路
6、COMS反相器的工作原理
7、COMS反相器的靜態(tài)輸入和輸出特性
8、其他類型的COMS門電路
第三章組合邏輯電路
1、組合邏輯電路的分析方法和設計方法
2、若干常用的組合邏輯電路的功能及應用
2.1編碼器
2.2譯碼器
2.3數(shù)據(jù)選擇器
2.4加法器
2.5數(shù)值比較器
第四章觸發(fā)器
1、觸發(fā)器的電路結(jié)構(gòu)與動作特點
2、觸發(fā)器的邏輯功能及其描述方法（各種觸發(fā)器的特性表及特性方程）
3、不同邏輯功能的觸發(fā)器之間的轉(zhuǎn)換
第五章時序邏輯電路
1、時序邏輯電路的分析方法
1.1、同步時序邏輯電路的分析方法
1.2、時序邏輯電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖
1.3、簡單的異步時序邏輯電路的分析（通過畫時序圖分析電路的邏輯功能）
2、若干常用的時序邏輯電路的功能和應用
2.1寄存器和移位寄存器
2.2計數(shù)器
2.3順序脈沖發(fā)生器
2.4序列信號發(fā)生器
3、同步時序邏輯電路的設計方法
第六章脈沖波形的產(chǎn)生和整形
1、施密特觸發(fā)器電路、特性、應用
2、單穩(wěn)態(tài)觸發(fā)器電路、特性、應用
3、多諧振蕩器電路、特性、應用
4、555定時器及其應用
4.1、555定時器的電路結(jié)構(gòu)與功能
4.2、用555定時器接成的施密特觸發(fā)器
4.3、用555定時器接成的單穩(wěn)態(tài)觸發(fā)器
4.4用555定時器接成的多諧觸發(fā)器
第七章半導體存儲器
7.1、只讀存儲器（ROM）
7.2、掩模只讀存儲器
7.3、可編程只讀存儲器（PROM）
7.4、可擦除的可編程只讀存儲器（EPROM）
7.5、隨機存儲器（RAM）
7.6、用存儲器實現(xiàn)組合邏輯函數(shù)
第八章可編程邏輯器件
8.1、現(xiàn)場可編程邏輯陣列（FPLA）
8.2、可編程陣列邏輯（PLA）
8.3、通用陣列邏輯（GAL）
8.4、可擦除的可編程邏輯器件（EPLD）
8.5、現(xiàn)場可編程邏輯門陣列（FPGA）
8.6、PLD的編程
8.7在系統(tǒng)可編程邏輯器件（ISP-PLD）
第九章數(shù)-模和模-數(shù)轉(zhuǎn)換
1、D/A轉(zhuǎn)換器
1.1權(quán)電阻網(wǎng)絡D/A轉(zhuǎn)換器、倒T型電阻網(wǎng)絡D/A轉(zhuǎn)換器、權(quán)電流型D/A轉(zhuǎn)換器電路原理及應用
1.2D/A轉(zhuǎn)換器轉(zhuǎn)換精度與轉(zhuǎn)換速度
2、A/D轉(zhuǎn)換器
2.1A/D轉(zhuǎn)換的基本原理
2.2取樣-保持電路
2.3直接A/D轉(zhuǎn)換器
2.4間接A/D轉(zhuǎn)換器
2.5A/D轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換速度
版權(quán)所有:易賢網(wǎng)
公眾號
事業(yè)單位
當前位置：
公考類
招聘類
各類考試